Docket No.: 67162-021 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of Customer Number: 20277

Confirmation Number: Ryu MAKABE, et al.

Serial No.: Group Art Unit:

Examiner: Unknown Filed: September 16, 2003

For: SEMICONDUCTOR WAFER, SEMICONDUCTOR CHIP AND DICING METHOD OF A

SEMICONDUCTOR WAFER

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. 2002-302993, filed October 17, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:tlb

Facsimile: (202) 756-8087 Date: September 16, 2003

Utile C-UCI MAKABE et 21. September 16, 2003

日本国特許庁

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月17日

出願番号

Application Number:

特願2002-302993

[ST.10/C]:

[JP2002-302993]

出,願、人

Applicant(s):

三菱電機株式会社

2002年11月 8日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542695JP01

【提出日】

平成14年10月17日

【あて先】

特許庁長官殿

【国際特許分類】

HO1L 21/301

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

真壁 立

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

九ノ里 勇一

【特許出願人】

【識別番号】

000006013

【住所又は居所】 東京都千代田区丸の内二丁目2番3号

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】 100086405

【弁理士】

【氏名又は名称】 河宮 治

【手数料の表示】

【予納台帳番号】

013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体ウエハ及び半導体チップ並びに半導体ウエハのダイシン グ方法

【特許請求の範囲】

【請求項1】 半導体素子が形成された複数のチップ領域と、

各チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成された特性評価用素子と、

ダイシング領域に形成され、特性評価用素子と電気接続されたプローブ接触用 の測定パッドとを備え、

測定パッドは、ダイシング領域の長手方向と略平行な間隙を介して区分された 、2つ以上の露出面を含むことを特徴とする半導体ウエハ。

【請求項2】 測定パッドは、複数層のメタル配線で形成され、

最上層のメタル配線が前記露出面を構成し、

内部層のメタル配線のうち少なくとも1層は、該露出面と同一形状で区分されていることを特徴とする請求項1記載の半導体ウエハ。

【請求項3】 半導体素子が形成されたチップ領域と、

チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成されたメタル配線とを備え、

ダイシング切断面にメタル配線が露出していないことを特徴とする半導体チップ。

【請求項4】 半導体素子が形成された複数のチップ領域と、

各チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成された特性評価用素子と、

ダイシング領域に形成され、特性評価用素子と電気接続されたメタル配線とを 備える半導体ウエハのダイシング方法であって、

ブレードをダイシング領域の長手方向に沿って相対移動させて、ダイシング領域の一部を切断する工程を含み、

ダイシング中心線を座標軸Yとし、ダイシング中心線と直交する方向を座標軸 Xとして、ブレードの刃厚D、ブレードと半導体ウエハとのX方向相対位置決め 誤差 $\pm \sigma$ とし、

ダイシング領域を、領域A($-D/2+\sigma$ <x< $D/2-\sigma$)、領域B1($-D/2-\sigma$ <x< $D/2-\sigma$)、領域B2($D/2-\sigma$ <x< $D/2+\sigma$)、領域C1(x< $D/2-\sigma$)、領域C2($D/2+\sigma$ <x)という5つの領域に区分した場合、領域A,C1,C2のいずれかにメタル配線を露出させ、領域B1,B2にはメタル配線を露出しないことを特徴とする半導体ウエハのダイシング方法。

【請求項5】 ダイシング領域には複数層のメタル配線を形成し、

最上層のメタル配線は、領域A, C1, C2のいずれかに配置し、

内部層のメタル配線は、領域 B 1, B 2 を横断するように配置することを特徴とする請求項 4 記載の半導体ウエハのダイシング方法。

【請求項6】 ダイシング領域には複数層のメタル配線を形成し、

ダイシング領域の交差点において、X方向ダイシング領域の領域AおよびY方向ダイシング領域の領域Aの重なり領域で、ブリッジ用のメタル配線を露出させることを特徴とする請求項4記載の半導体ウエハのダイシング方法。

【請求項7】 領域C1, C2で露出したメタル配線の上に、パッシベーション膜を形成することを特徴とする請求項4記載の半導体ウエハのダイシング方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ダイシング領域に特性評価用素子と測定パッドが形成された半導体 ウエハおよびこのウエハを切断した半導体チップに関する。また本発明は、こう したウエハを切断するためのダイシング方法に関する。

[0002]

【従来の技術】

図11は従来のIC製造プロセスの一例を示す説明図であり、図11(a)は ダイシング工程を示し、図11(b)はダイシング後の様子を示し、図11(c) はワイヤボンディング工程を示す。ウエハ1は、SiやGaAs等の半導体か らなる基板2と、基板2の上に形成された電気絶縁層3やメタル配線4などで構成され、一般に、多数の半導体素子が集積されたチップ領域がマトリクス状に配置されている。

[0003]

【発明が解決しようとする課題】

ウエハ1から個々のチップを取り出す場合、図11(a)に示すように、各チップ領域の間にブレード9を通過させて切断する。このときブレード9の通過ラインにメタル配線4が存在すると、図11(b)に示すように、ダイシング応力がメタル配線4に印加され、下地層との密着力が弱い場合には、メタル配線4が部分的に剥離して、バリ4aが発生することがある。

[0004]

その結果、図11(c)に示すように、個々のチップをリードフレーム5にマウントして、ワイヤ6で結線する際に、ワイヤ6がバリ4aと接触する可能性が高くなり、製品不良の要因となる。

[0005]

本発明の目的は、ダイシング時のバリ発生を防止して、IC製造の歩留まりを 向上できる半導体ウエハ及び半導体チップ並びに半導体ウエハのダイシング方法 を提供することである。

[0006]

【課題を解決するための手段】

本発明に係る半導体ウエハは、半導体素子が形成された複数のチップ領域と、 各チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成された特性評価用素子と、

ダイシング領域に形成され、特性評価用素子と電気接続されたプローブ接触用 の測定パッドとを備え、

測定パッドは、ダイシング領域の長手方向と略平行な間隙を介して区分された 、2つ以上の露出面を含むことを特徴とする。

[0007]

本発明に係る半導体チップは、半導体素子が形成されたチップ領域と、

チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成されたメタル配線とを備え、

ダイシング切断面にメタル配線が露出していないことを特徴とする。

[0008]

本発明に係る半導体ウエハのダイシング方法は、半導体素子が形成された複数 のチップ領域と、

各チップ領域の外側に設けられたダイシング領域と、

ダイシング領域に形成された特性評価用素子と、

ダイシング領域に形成され、特性評価用素子と電気接続されたメタル配線とを 備える半導体ウエハのダイシング方法であって、

ブレードをダイシング領域の長手方向に沿って相対移動させて、ダイシング領 域の一部を切断する工程を含み、

ダイシング中心線を座標軸Yとし、ダイシング中心線と直交する方向を座標軸 Xとして、ブレードの刃厚D、ダイシングブレードと半導体ウエハとのX方向相 対位置決め誤差±σとし、

ダイシング領域を、領域A($-D/2+\sigma$ <x< $D/2-\sigma$)、領域B1(- $D/2-\sigma < x < -D/2+\sigma$)、領域 $B2(D/2-\sigma < x < D/2+\sigma)$ 、 領域C1 $(x<-D/2-\sigma)$ 、領域C2 $(D/2+\sigma< x)$ という5つの領域 に区分した場合、領域A, C1, C2のいずれかにメタル配線を露出させ、領域 B1, B2にはメタル配線を露出しないことを特徴とする。

[0009]

【発明の実施の形態】

実施の形態1. 図1 (a) は本発明に係る半導体ウエハの一例を示す平面図であり、図1 (b)はその部分拡大図である。ウエハ10は、SiやGaAs等の半導体からなる 基板に、成膜、マスク形成、エッチング、マスク除去、イオン注入等の各種プロ セスを繰り返し適用して、FET(電界効果トランジスタ)、バイポーラトラン ジスタ、抵抗、キャパシタ等の回路要素、これらの回路要素を電気接続する配線 、および配線間を絶縁する電気絶縁層などを形成したものである。一枚のウエハ 10には、多数の半導体素子が集積された矩形状のチップ領域11がマトリクス状に配置されており、各チップ領域11の外側周辺には切断用のダイシング領域12が設けられる。

[0010]

ダイシング領域12は、スクライブ領域とも称され、IC設計の対象外領域である。図1(b)に示すように、このダイシング領域12には、一般に、ウエハ10の各種製造プロセスや特性を評価するための特性評価用素子20が形成される。特性評価用素子20は、TEG(test element group)とも称され、チップ領域11の回路要素と同じプロセスを用いて形成することによって、チップ領域11の回路要素の特性を間接的に評価することができる。

[0011]

特性評価用素子20は、FET素子等で形成され、素子の各端子はメタル配線25を経由して測定パッド30に電気接続される。なお、図1(b)はFETのソース端子に接続されたメタル配線25および測定パッド30のみを例示しているが、ゲート端子およびドレイン端子についても同様なメタル配線25および測定パッド30が設けられる。特性評価用素子20の電気的特性を測定する場合、測定器のプローブを各測定パッド30に接触させる。メタル配線25および測定パッド30は、A1、Cuまたはこれらの合金等で形成され、ダイシング領域12に配置される。

[0012]

図2(a)は測定パッド30の拡大図であり、図2(b)はダイシング領域12の幅方向に沿った断面図である。測定パッド30は、単層または複数層のメタル配線で形成可能であり、ここでは3層のメタル配線で形成した例を示す。

[0013]

図2(b)に示すように、最上層のメタル配線31a,31b,31cと、中間層のメタル配線32a,32b,32cと、最下層のメタル配線33とは、電気絶縁層(不図示)を介して積層され、必要に応じて、上下方向の電気接続を行うスルー導体36,37が電気絶縁層を貫通している。

[0014]

最上層のメタル配線31a,31b,31cは、プローブが接触可能なように 露出しており、ダイシング領域12の長手方向と略平行な間隙Gを介して空間的 に分離して配置される。間隙Gの位置および寸法は、ブレードの刃厚および相対 位置誤差を考慮して設計され、ダイシング工程においてブレードがダイシング領 域12を通過する場合に、ブレードがメタル配線31a, 31b, 31cのいず れも横切らないようにする。

[0015]

こうした間隙Gを介在させてプローブ接触面を複数の露出面に分割することに よって、ダイシング時のメタル配線の剥離やバリを防止することができ、IC製 品の歩留まりおよび信頼性が向上する。

[0016]

ここでは、測定パッド30のプローブ接触面を3つに分割した例を示したが、 ダイシング領域12の範囲内であって間隙G以外の場所であれば、2つまたは4 つ以上の露出面に分割しても構わない。さらに、測定パッド30と同様に形成さ れるメタル配線25についても、バリ防止の観点から、間隙G以外の場所に配置 することが好ましい。

[0017]

また、測定パッド30を複数層のメタル配線で形成する場合、例えば中間層の メタル配線32a,32b,32cのように、内部層のメタル配線のうち少なく とも1層も最上層の露出面と同一形状で分割することが好ましく、これによって 内部層のメタル配線についてもダイシング時の剥離やバリを防止することができ る。

[0018]

図3は、本発明に係る半導体ウエハのダイシング方法の一例を示す平面図であ る。ダイシング領域12は、隣り合うチップ領域11の間に設けられ、図2に示 したように、測定パッド30は、メタル配線31a, 31b, 31cからなる3 つのプローブ接触面を有し、これらは間隙G以外の場所に配置される。

[0019]

ブレード9は、ダイシング領域12の長手方向に対して略平行に相対的に移動

する。このときウエハが停止した状態でブレード9が直線移動してもよく、あるいはブレード9は移動しないでウエハステージが直線移動してもよい。ブレード9は、一般に、ダイシング領域12の幅より小さい刃厚Dを有するものを使用するため、実際にはダイシング領域12の一部が切断されることになり、ブレード9のダイシング中心線から両側に距離D/2の位置に2本の切断ラインCLが形成される。

[0020]

ここで、ダイシング中心線を座標軸 Y、ダイシング中心線と直交する方向を座標軸 Xとして、ブレード 9 の刃厚 D、ブレード 9 と半導体ウエハ 1 0 との X 方向相対位置決め誤差 \pm σ とする。この誤差 \pm σ は、ブレード 9 の位置決め誤差とウエハ 1 0 の位置決め誤差の合計であり、ブレード移動機構やウエハステージ移動機構の精度により定められる。

[0021]

そうするとダイシング領域 $1\ 2$ は、下記のように $5\ 0$ つの領域 A , $B\ 1$, $B\ 2$, $C\ 1$, $C\ 2$ に区分できる。

領域A $(-D/2+\sigma < x < D/2-\sigma)$

領域B1 $(-D/2-\sigma < x < -D/2+\sigma)$

領域B2 $(D/2-\sigma < x < D/2+\sigma)$

領域C1 ($x < -D/2 - \sigma$)

領域C2 (D/2+ σ <x)

[0022]

図3に示すように、領域Aはダイシング中心線を含み、両方の切断ラインCLから距離 σ だけ内側に入ったラインで定義される領域である。この領域Aは、ダイシングによって必ず切除されてしまい、ブレード9またはウエハ10の位置が σ のから+ σ に変位したとしても、切断ラインCLは通過しない。

[0023]

領域B1は、下側の切断ラインCLを中心として $-\sigma$ から $+\sigma$ までの範囲で定義される領域である。領域B2は、上側の切断ラインCLを中心として $-\sigma$ から $+\sigma$ までの範囲で定義される領域である。これらの領域B1, B2は、ブレード

9またはウエハ10の位置が $-\sigma$ から $+\sigma$ に変位すると、切断ラインCLが通過することになる。

[0024]

領域C1は、下側の切断ラインCLから距離 σ だけ外側に入ったラインで定義される領域である。領域C2は、上側の切断ラインCLから距離 σ だけ外側に入ったラインで定義される領域である。これらの領域C1,C2は、ブレード9またはウエハ10の位置が $-\sigma$ から $+\sigma$ に変位したとしても、切断ラインCLは通過しない。

[0025]

従って、領域A, C1, C2のいずれかにメタル配線31a, 31b, 31c を露出させ、領域B1, B2にはメタル配線を露出しないで、プローブ接触面を複数の露出面に分割することによって、ダイシング時のメタル配線の剥離やバリを防止することができ、IC製品の歩留まりおよび信頼性が向上する。

[0026]

また、メタル配線31a,31b,31cの間にそれぞれ介在する間隙Gは、 領域B1または領域B2と同じか、それより幅広に設定することが好ましい。

[0027]

こうしてメタル配線31a,31b,31cの位置および形状を工夫した半導体ウエハを縦方向および横方向にブレード9で分断すると、矩形状の半導体チップが得られる。この半導体チップは、チップ領域11の外側にダイシング領域12の一部およびメタル配線の一部が残存しており、ダイシング切断面にはメタル配線が露出しなくなる。その結果、ダイシングに起因したメタル配線の剥離やバリを防止することができ、IC製品の歩留まりおよび信頼性が向上する。

[0028]

実施の形態2.

図4は、測定パッドの他の配置例を示す平面図である。測定パッド30は、単層または複数層のメタル配線で形成可能であって、左の測定パッド30はメタル配線31b,31cからなる2つのプローブ接触面を有し、これらは領域A,C1,C2のいずれかに配置され、領域B1,B2にはメタル配線を配置していな

110

[0029]

右の測定パッド30はメタル配線 $31a\sim31$ fからなる6つのプローブ接触面を有し、メタル配線31a, 31bは領域C1に、メタル配線31c, 31dは領域Aに、メタル配線31e, 31fは領域C2にそれぞれ配置され、領域B1, B2にはメタル配線を配置していない。

[0030]

これらの測定パッド30も上述と同様に、ダイシング時のメタル配線の剥離や バリを防止することができる。

[0031]

実施の形態3.

図5はメタル配線の他の配置例を示す平面図であり、図5 (a) は好ましい配置、図5 (b) は不適切な配置を示す。測定パッド30およびメタル配線25は、単層または複数層のメタル配線で形成可能であって、FET等の特性評価用素子20に電気接続されている。

[0032]

メタル配線31a, 31b, 31cは、プローブが接触可能なように露出しており、領域A, C1, C2に配置される。メタル配線25も同様に領域A, C1, C2のいずれかに配置可能であり、図5(a)では領域Aに配置している。また、ダイシング切断面が通過可能な領域B1, B2には、メタル配線を配置していないため、ダイシングに起因したメタル配線の剥離やバリを防止できる。

[0033]

一方、図5(b)では、メタル配線25が領域B1,B2を横断するように配置されている。その結果、ダイシング切断面とメタル配線25が交差することになり、メタル配線の剥離やバリが発生することがある。

[0034]

実施の形態4.

図6はメタル配線の他の配置例を示す平面図であり、図6(a)は好ましい配置、図6(b)は不適切な配置を示す。測定パッド30およびメタル配線25は

、FET等の特性評価用素子20に電気接続されている。

[0035]

メタル配線31a,31b,31cは、領域A,C1,C2に配置される。メタル配線25は領域C1に配置している。また、ダイシング切断面が通過可能な領域B1,B2には、メタル配線を配置していないため、ダイシングに起因したメタル配線の剥離やバリを防止できる。

[0036]

一方、図6(b)では、メタル配線25が領域B1および領域C1に配置している。その結果、ダイシング切断面とメタル配線25が交差することになり、メタル配線の剥離やバリが発生することがある。

[0037]

実施の形態5.

図7はメタル配線の他の配置例を示す平面図であり、図7 (a) は好ましい配置、図7 (b) は不適切な配置を示す。測定パッド30およびメタル配線25は、FET等の特性評価用素子20に電気接続されている。

[0038]

メタル配線31a,31b,31cは、領域A,C1,C2に配置される。メタル配線25は領域Aに配置している。また、ダイシング切断面が通過可能な領域B1,B2には、メタル配線を配置していないため、ダイシングに起因したメタル配線の剥離やバリを防止できる。

[0039]

一方、図7(b)では、メタル配線25が領域A,B1,B2に配置している。その結果、ダイシング切断面とメタル配線25が交差することになり、メタル配線の剥離やバリが発生することがある。

[0040]

実施の形態 6.

図8(a)(b)は、メタル配線の他の配置例を示す平面図である。測定パッド30およびメタル配線25,26は、単層または複数層のメタル配線で形成可能であって、FET等の特性評価用素子20に電気接続されている。

[0041]

メタル配線31a, 31b, 31cは、領域A, C1, C2に配置される。2 つのメタル配線25は領域C1に配置され、これらを電気接続する内部層のメタル配線26は、図8(a) では領域C1, B1, A, B1, C1の順で通過しており、図8(b) では領域C1, B1, Aの順で通過している。

[0042]

こうした構成によって、ダイシングによってメタル配線26は必ず切断される ため、測定パッド30が特性評価用素子20から電気的に浮いた状態になり、万 一、ボンディングワイヤが測定パッド30に接触しても短絡を防止できる。

[0043]

実施の形態7.

図9(a)はメタル配線の他の配置例を示す平面図であり、図9(b)(c)はその断面図である。ダイシング領域12の交差点において、X方向ダイシング領域に関する領域A, B1, B2, C1, C2と、Y方向ダイシング領域に関する領域A, B1, B2, C1, C2とが交差し、特に領域Aの重複領域はダイシングによって必ず切除されることになる。

[0044]

図9(b)では、この交差点においてブリッジ用のメタル配線25を最上層に配置し、内部層のメタル配線26とスルー導体で電気接続して、別の内部層のメタル配線27を迂回している。

[0045]

図9(c)では、この交差点においてブリッジ用の配線28を最下層に配置するとともに、ブリッジ用のメタル配線25を最上層に配置し、さらに内部層のメタル配線26とスルー導体でそれぞれ電気接続して、別の内部層のメタル配線27を迂回している。配線28を非メタル配線、例えばポリシリコン等の高抵抗材料で形成した場合、最上層のメタル配線25を並列接続するこによって、ブリッジ部分の電気抵抗を低減することができる。

[0046]

こうした構成によって、ダイシングによって最上層のメタル配線25は必ず切

断されるため、メタル配線26とメタル配線26との電気接続を確実に遮断する ことができる。

[0047]

実施の形態8.

図10は、測定パッドの他の配置例を示す平面図である。測定パッド30は、 単層または複数層のメタル配線で形成可能であって、メタル配線31a, 31b , 31cからなる3つのプローブ接触面を有し、これらは領域 A, C 1, C 2 の いずれかに配置され、領域B1, B2にはメタル配線を配置していない。

[0048]

また、ICチップを保護するため、チップ領域11の上には電気絶縁材料から なるパッシベーション膜40が一般に形成される。ここでは、パッシベーション 膜40が、領域C1, C2で露出したメタル配線31a, 31cの一部を覆って いる。

[0049]

こうしたパッシベーション膜40によって、ボンディングワイヤがメタル配線 3 1 a, 3 1 cと接触する可能性が少なくなり、短絡不良を防止できる。一方、 メタル配線31a,31cはプローブ接触面として機能するため、露出面積が多 い方が好ましい。従って、パッシベーション膜40のエッジ位置は、ワイヤ短絡 と露出面積との両方を考慮して決定される。また、測定パッド30のブレードと 交差するエッジはダイシング時の応力が集中することから、パッシベーション膜 40で覆わないことが好ましい。

[0050]

【発明の効果】

以上詳説したように、ウエハのダイシング領域に特性評価用素子および測定パ ッドを形成する場合、測定パッドを2つ以上の露出面に区分して、ダイシング領 域の長手方向と略平行な間隙を介在させることによって、ブレードがメタル配線 を横切らないように設定可能になる。その結果、ダイシング時のメタル配線の剥 離やバリを防止することができ、IC製品の歩留まりおよび信頼性が向上する。

【図面の簡単な説明】


- 【図1】 図1(a)は本発明に係る半導体ウエハの一例を示す平面図であり、図1(b)はその部分拡大図である。
- 【図2】 図2(a)は測定パッド30の拡大図であり、図2(b)はダイシング領域12の幅方向に沿った断面図である。
- 【図3】 本発明に係る半導体ウエハのダイシング方法の一例を示す平面図である。
 - 【図4】 測定パッドの他の配置例を示す平面図である。
- 【図5】 メタル配線の他の配置例を示す平面図であり、図5 (a) は好ましい配置、図5 (b) は不適切な配置を示す。
- 【図6】 メタル配線の他の配置例を示す平面図であり、図6 (a) は好ましい配置、図6 (b) は不適切な配置を示す。
- 【図7】 メタル配線の他の配置例を示す平面図であり、図7 (a) は好ましい配置、図7 (b) は不適切な配置を示す。
- 【図8】 図8(a)(b)は、メタル配線の他の配置例を示す平面図である。
 - 【図9】 図9(a)はメタル配線の他の配置例を示す平面図であり、図9(b)(c)はその断面図である。
 - 【図10】 測定パッドの他の配置例を示す平面図である。
- 【図11】 従来のIC製造プロセスの一例を示す説明図であり、図11(a)はダイシング工程を示し、図11(b)はダイシング後の様子を示し、図1(c)はワイヤボンディング工程を示す。


【符号の説明】

9 ブレード、 10 ウエハ、 11 チップ領域、 12 ダイシング領域、 20 特性評価用素子、 25,26,27,31a,31b,31c,32a,32b,32c,33 メタル配線、 28 配線、 30 測定パッド、 36,37 スルー導体、 40 パッシベーション膜。


【書類名】 図面


【図1】






[図2]







【図3】




【図4】





【図5】







【図6】







【図7】







【図8】






【図9】






【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 ダイシング時のバリ発生を防止して、IC製造の歩留まりを向上できる半導体ウエハ及び半導体チップ並びに半導体ウエハのダイシング方法を提供する。

【解決手段】 最上層のメタル配線31a,31b,31cは、プローブが接触可能なように露出しており、ダイシング領域12の長手方向と略平行な間隙Gを介して空間的に分離して配置される。間隙Gの位置および寸法は、ブレードの刃厚および相対位置誤差を考慮して設計され、ブレードがダイシング領域12を通過する場合に、ブレードがメタル配線31a,31b,31cのいずれも横切らないようにする。

【選択図】 図2

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社